Soč Siemens Simatic
1. PLC
1.1 PLC
1.1.1 Čo je PLC?
1.1.2 PLC riadenie procesu
1.1.2.1 Ako PLC získava informácie o stave riadeného procesu?
1.1.3 Ako SIMATIC S7-1200 adresuje jednotlivé vstupné a výstupné signály?
1.1.4 PLC spracúvanie
1.1.5 Štruktúra PLC
1.1.6 Opakovanie kapitoly PLC
2. Blokové typy pre SIMATIC S7-1200
2.1 Blokové typy pre SIMATIC S7-1200
2.1.1 Lineárne programovanie
2.1.2 Štruktúrované programovanie
2.2 Používateľské bloky pre SIMATIC S7-1200
2.2.1 Dátový blok
2.2.2 Rozsah a vytvorenie dátových blokov
2.3 Dátové typy
2.3.1 Základné dátové typy
2.3.2 Zložené dátové typy
2.3.3 Zložené dátové typy ARRAY a STRUCT
2.4 Organizačné bloky
2.4.1 Organizačné bloky
2.4.2 Typy Organizačných blokov
2.4.2.1 Dalšie typy OB
2.4.3 Udalosti OB
2.4.4 Štartovacie informácie a Funkcie
2.4.5 Funkčné bloky a ich inštancia
2.4.6 Dátové bloky
2.5 Opakovanie kapitoly - Bloky
3. TIA PORTAL
3.1 Základné nastavenia
3.1.1 Spustenie programu TIA Portal
3.1.2 Vytváranie nového projektu
3.1.3 Otvorenie Project View
3.2 Prostredie TIA PORTAL
3.2.1 Pridanie nového zariadenia
3.2.2 Pridanie správneho ovládača
3.2.3 Načítanie a zobrazenie PLC zariadenia
3.2.4 Pridanie a vysvetlenie tagov
3.2.5 Nácvik prvého projektu
3.3 Nastavenie IP adresy
3.4 Opakovanie kapitoly - TIA PORTAL
4. Logické Obvody
4.1 Hradlo NOT
4.2 Hradlo AND
4.3 Hradlo NAND
4.4 Hradlo OR
4.5 Hradlo NOR
4.6 Hradlo XOR
4.7 Hradlo XNOR
4.8 Opakovanie kapitoly - Logické obvody
5. Boolova Algebra
5.1 Binárna číselná sústava
5.1.1 Prevod čísel z decimálnej do binárnej sústavy
5.2.1 Prevod čísel z binárnej do decimálnej sústavy
5.2 Základné tvary booleovských funcií
5.2.1 Štandardný súčtový tvar
5.2.2 Štandardný súčinový tvar
5.3 Pravidlá a zákony zjednodušovania booleovských funkcií
5.3.1 Pravidlá zjednodušovania
5.4 Opakovanie kapitoly - boolova algebra
6. CPU
6.1 Základy CPU
6.2 Diagnostika CPU
6.3 Režimy CPU
6.3.1 Režimy a činnosť CPU
6.4 Spracovanie režimu STARTUP
6.5 Spracovanie cyklu skenovania v režime RUN
6.6 Pamäť CPU
6.6.1 Zobrazenie využitia pamäte
6.6.2 Retentívna pamäť a Bit pamäť
6.7 TAGY
6.7.1 TAGY - Programovací jazyk
6.8 Chyby CPU
6.8.1 No user power – chýba napájacie napätie pre užívateľské I/O
6.8.2 High limit exceeded – hodnota signálu prekročila horný limit
6.8.3 Low limit exceeded – hodnota signálu pod spodným limitom
6.8.4 Wire break – prerušený vodič na analógovom vstupe
6.8.5 Short circuit – skrat na vstupe alebo výstupe
6.9 Opakovanie kapitoly - CPU
7. Základné moduly SIMATIC S7-1200
7.1 Zloženie a funkcia základného modulu
7.1.1 Typy základných modulov (CPU 1211C – CPU 1217C)
7.2 Integrované vstupy a výstupy
7.3 Pamäťová štruktúra CPU
7.4 Riadiace funkcie a spracovanie programu
7.4.1 Komunikačné rozhrania
7.5 Diagnostika a ochrana
7.5.1 Praktické využitie základného modulu
7.6 Opakovanie kapitoly - Základné moduly
8. Ladder logic LAD
8.1 Základy LAD Ladder logic
8.1.1 Prečo je Ladder Logic populárna?
8.2 Definícia a dôvody použitia LAD
8.1.3 Názvoslovie a kreslenie LAD diagramov
8.2 Základné časti ladder diagramu
8.2.1 časti LAD diagramu
8.3 Ako funguje Ladder logic
8.3.1 Ako čítať Ladder Logic
8.3.2 Binárny princíp v Ladder Logic
8.3.2.1 Normálne otvorený kontakt (NO) v Ladder Logic
8.3.2.2 Normálne zatvorený kontakt (NC) v Ladder Logic
8.4 Ako sa vykonáva Ladder Logic
8.4.1 Základné funkcie Ladder logic
8.4.1.1 IF – THEN funkcie v Ladder Logic
8.4.1.2 Funkcia AND v Ladder Logic
8.4.1.3 Funkcia OR v Ladder logic
8.5 Opakovanie kapitoly - LAD
9. FBD (Function Block Diagram)
9.1 Funkčné bloky bitovej logiky
9.1.1 Logická operácia OR
9.1.2 Logická operácia AND
9.1.3 Logická operácia XOR
9.1.4 Logické operácie NAND a NOR
9.1.5 Logická operácia NOT
9.2 Opakovanie kapitoly - FBD
10. Časovače
10.1.1 Architektúra časovačov v CPU S7-1200
10.1.2 Rozdelenie a typy časovačov
10.1.2.1 TP – impulzný časovač
10.1.2.2 TON – časovač s oneskorením zapnutia
10.1.2.3 TOF – časovač s oneskorením vypnutia
10.1.2.4 TONR – retentívny časovač s pamäťou
10.1.3 Integrácia časovačov do programu LAD
10.1.3.1 Princíp práce časovača v PLC cykle
10.1.3.2 Príkazy RT a PT – flexibilné ovládanie časovačov
10.1.4 Dátový typ TIME
10.1.5 Podstata a význam multi-instance databáz
10.1.5.1 Princíp fungovania multi-instance režimu
10.1.5.2 Využitie v rozsiahlych projektoch
10.1.6 Funkcia a princíp činnosti časovača TON
10.1.6.1 Použitie TON v riadiacich systémoch
10.1.6.2 Interný mechanizmus fungovania TON v PLC S7-1200
10.1.7 Princíp fungovania časovača TOF
10.1.7.1 Použitie TOF v priemyselných aplikáciách
10.1.7.1 Interný mechanizmus fungovania TOF
10.1.8 Opakovanie kapitoly - časovače
11. Zadanie križovatka
11.1 Network 1 - štart
11.2 Network 2 - fáza 1
11.3 Network 3 - fáza 2
11.4 Network 4 - fáza 3
11.5 Network 5 - fáza 4
11.6 Network 6 - stop
11.7 Network 7 - nočný režim
12. Čítače
12.1 Základné vlastnosti IEC čítačov
12.2 Typy IEC čítačov v S7-1200
12.2.1 CTU – Čítač nahor
12.2.2 CTD – Čítač nadol
12.2.3 CTUD – Obojsmerný čítač
12.3 Pamäťová organizácia čítačov
12.4 Vysokorýchlostné čítače
12.5 Porovnanie IEC čítačov a HSC
12.6 Praktické využitie čítačov v automatizácii
12.7 Opakovanie kapitoly - čítače
13. Zadanie Autoblok
13.1 Network 1 - základná plocha
13.2 Network 2 - vlak prejde 1. návestidlom
13.3 Network 3 - vlak prejde 2. návestidlom
13.4 Network 4 - vlak prejde 3. návestidlom
13.5 Network 5 - vlak prejde 4. návestidlom
13.6 Network 6 - vlak prejde 5. návestidlom
13.7 Network 7 - vlak prejde 6. návestidlom
13.8 TAGY
13.8.1 Vstupné tagy – detekcia prejazdu vlaku
13.8.2 Výstupné tagy – zelené návestné svetlá
13.8.3 Výstupné tagy – oranžové návestné svetlá
13.8.4 Výstupné tagy – červené návestné svetlá
Legacy Project
12.5 Porovnanie IEC čítačov a HSC
Porovnanie IEC čítačov a HSC
Toggle content
Previous
Next
Creado con eXeLearning
(nueva ventana)
